

Характеристики

- Совместимость с MCS-51-Продукты
- 12 Тысяч Байт Внутрисистемной Перепрограммируемой Загружаемой флэш-памяти

- Последовательный интерфейс SPI

для загрузки программ -

Должно быть 1000 циклов записи / стирания -

от 4 до 64 Кбайт статический режим

работы от 0 до 2 Мбайт программная

блокировка и внутренняя

операция программируемых линии ввода-вывода

- Три 16-разрядных таймера

/ счетчик

источник прерываний последовательный

канал UART

последовательный

интерфейс SPI ожидания и отключения питания с низким энергопотреблением

- Прерывание восстановления

программируемый сторожевой таймер

- Двойной

указатель отключения питания

Описание

AT89S53 - это маломощный высокопроизводительный CMOS-8-разрядный микрокомпьютер с 12 Тыс. байт загружаемой флэш-программируемой и стираемой постоянной памяти. Устройство изготовлено с использованием технологии энергонезависимой памяти высокой плотности Atmel и совместимо со стандартным набором инструкций 80C51 и распиновкой. Встроенная в микросхему загружаемая флэш-память позволяет перепрограммировать программную память внутри системы через последовательный интерфейс SPI или обычным программатором энергонезависимой памяти. Благодаря сочетанию универсального 8-разрядного процессора с загружаемой флэш-памятью на монолитном чипе, Atmel AT89S53 представляет собой мощный микрокомпьютер, обеспечивающий высокую гибкость и экономичное решение для многих встроенных приложений управления. В AT89S53 предоставляет следующие стандартные функции: 12К байт загружаемые Флэш -, 256 байт ОЗУ, 32 линий ввода/вывода, программируемый сторожевой таймер, две данные точки- ЧН, три 16-разрядных таймера/счетчика, шесть-вектор два уровня прерываний архитектура, полный дуплексный последовательный порт, интегрированный осциллятор, и часы схема. Кроме того, AT89S53 разработан со статической логикой для работы на нулевой частоте и поддерживает два режима энергосбережения, выбираемых программно. Режим ожидания останавливает центральный процессор, позволяя оперативной памяти, таймеру / счетчикам, последовательному порту и системе прерываний продолжать функционировать. Режим отключения питания сохраняет содержимое оперативной памяти, но замораживает генератор, отключая все другие функции микросхемы до следующего прерывания или аппаратного сброса. Загружаемый Flash-файл может изменять один байт за раз и доступен через последовательный интерфейс SPI. Удержание RESET активным приводит к подключению шины SPI к последовательному программному интерфейсу программирования и позволяет записывать программы в память или считывать их из, если только бит блокировки 2 не был активирован.



8-разрядный


**Микроконтроллер
с 12 Тys. Байт
флэш-памяти**

AT89S53

Откр. 0787D-06/00



Конфигурации контактов



Описание PIN-кода

VCC

Напряжение питания.

GND

Земля.

Порт 0

Порт 0 - это 8-разрядный двунаправленный порт ввода-вывода с открытым стоком. В качестве выходного порта каждый вывод может принимать восемь TTL-входов. Когда 1s записываются на контакты порта 0, эти контакты можно использовать в качестве входов с высоким сопротивлением.


Порт 0 также может быть сконфигурирован как мультиплексируемая шина адреса/ данных низкого порядка при доступе к внешним программам и памяти данных. В этом режиме P0 имеет внутренние подтягивания.

Порт 0 также принимает байты кода во время выполнения флэш-программы, и вывод выполняется путем проверки данных с помощью test ring program. Во время проверки программы требуются внешние подтягивания.

Порт 1

Порт 1 представляет собой 8-разрядный двунаправленный порт ввода-вывода с внутренними переключателями. Выходные буферы порта 1 могут принимать / подавать четыре TTL-входа. Когда 1s записываются на контакты порта 1, они вытягиваются высоко с помощью внутренних тяг и могут использоваться в качестве входных данных. В качестве входных сигналов, контакты порта 1, которые разряжены извне, будут подавать ток (I) из-за внутренних подтягиваний.

Структурная схема



Некоторые контакты порта 1 обеспечивают дополнительные функции. P1.0 и P1.1 могут быть сконфигурированы как внешний вход подсчета таймера/счетчика 2 (P1.0/T2) и вход запуска таймера/счетчика 2 (P1.1/T2EX) соответственно.

Описание PIN-кода.

Кроме того, P1.4, P1.5, P1.6 и P1.7 могут быть сконфигурированы в качестве выводов выбора подчиненного порта SPI, ввода/вывода данных и сдвига тактового ввода/вывода, как показано в следующей таблице.

Вывод порта	Альтернативные функции
P1.0	T2 (внешний ввод числа в таймер / счетчик 2), тактовый выход T2EX
P1.1	(триггер захвата / перезагрузки таймера / счетчика 2 и управление направлением)
P1.4	SS (вход выбора ведомого порта) MOSI
P1.5	(вывод основных данных, вывод подчиненных данных для канала SPI)
P1.6	MISO (ввод основных данных, вывод подчиненных данных для канала SPI) SCK
P1.7	(вывод основных часов, вывод подчиненных часов для канала SPI)

Порт 1 также принимает байты адреса младшего порядка во время программирования и проверки Flash.

Порт 2

Порт 2 представляет собой 8-разрядный двунаправленный порт ввода-вывода с внутренними переключателями. Выходные буферы порта 2 могут принимать / передавать четыре TTL-входа. Когда 1s записываются на контакты порта 2, они вытягиваются высоко с помощью внутренних тяг и могут использоваться в качестве входов. В качестве входов, Контакты 2-го порта, которые подключены извне, будут разряжаться до низкого уровня, что приведет к возникновению тока (I_L) из-за внутренних подтягиваний. Порт 2 передает байт адреса старшего порядка во время выборки из внешней памяти программы и во время обращений к внешней памяти данных, использующих 16-битные адреса (MOVX @ DPTR). В этом приложении порт 2 использует сильные внутренние импульсы при передаче 1 секунды. Во время доступа к памяти внешних данных, использующей 8-разрядные адреса (MOVX @ RI), порт 2 передает содержимое регистра специальной функции P2. Порт 2 также принимает биты адреса старшего порядка и некоторые управляющие сигналы во время программирования Flash и проверки.

Порт 3

Порт 3 - это 8-разрядный двунаправленный порт ввода-вывода с внутренними переключателями. Выходные буферы порта 3 могут принимать / подавать четыре TTL-входа. Когда 1s записываются на контакты порта 3, они вытягиваются высоко с помощью внутренних тяг и могут использоваться в качестве входов. В качестве входов,

Контакты порта 3, которые выводятся извне на низкий уровень, будут подавать ток (I_L) из-за подтягиваний. Порт 3 также выполняет функции различных специальных функций AT89S53, как показано в следующей таблице. Порт 3 также принимает некоторые управляющие сигналы для программирования и проверки флэш-памяти.

Вывод порта	Альтернативные функции
P3.0	RXD (порт последовательного ввода) TXD (порт последовательного вывода) INT0 (внешнее прерывание 0) INT1 (внешнее прерывание 1)
P3.1	T0 (внешний вход таймера 0)
P3.2	T1 (внешний вход таймера 1)
P3.3	WR (стробоскоп записи во внешнюю память данных)
P3.4	RD (стробоскоп чтения во внешнюю память данных)
P3.5	
P3.6	
P3.7	

ПЕРВЫЙ

Вход сброса. Максимальное значение на этом выводе в течение двух циклов работы машины, пока генератор работает, сбрасывает устройство. **ALE / PROG**

Включение блокировки адреса - это выходной импульс для блокировки младшего байта адреса во время обращений к внешней памяти. Этот вывод также является входом программного импульса (PROG) во время программирования Flash. При нормальной работе ALE излучается с постоянной частотой, равной 1/6 частоты генератора, и может использоваться для внешней синхронизации. Обратите внимание, однако, что один импульс ALE пропускается при каждом обращении к внешней памяти данных. При желании операцию ALE можно отключить, установив бит 0 в местоположении SFR 8EH. С установленным битом ALE активен только во время выполнения команды MOVX или MOVC. В противном случае вывод слабо вытягивается вверх. Установка бита отключения ALE не имеет эффекта, если микроконтроллер находится во внешнем режиме выполнения.

PSEN

Включение хранилища программ - это стробоскоп чтения во внешнюю программную память. Когда AT89S53 выполняет код из внешней программной памяти, PSEN активируется дважды за каждый машинный цикл, за исключением того, что две активации PSEN пропускаются во время каждого доступа к внешней памяти данных.

EA / VPP

Включите внешний доступ. EA должен быть привязан к GND, чтобы устройство могло извлекать код из внешних ячеек памяти программы, начиная с 0000H до FFFFH. Однако обратите внимание, что если запрограммирован бит блокировки 1, советник будет внутренне заблокирован при сбросе. EA должен быть подключен к V для выполнения внутренней программы. На этот вывод также подается 12-вольтовое программирование

включите напряжение (V_{pp}) во время программирования Flash, если выбрано 12- вольтовое программирование.

XTAL1

Вход на усилитель инвертирующего генератора и вход на внутреннюю тактовую схему управления.

XTAL2

Выход усилителя инвертирующего генератора.

Таблица 1. Карта SFR AT89S53 и сброшенные значения

0F8H								0FFH
0F0H	B 00000000							0F7H
0E8H								0EFH
0E0H	ACC 00000000							0E7H
0D8H								0DFH
0D0H	PSW 00000000					SPCR 000001XX		0D7H
0C8H	T2CON 00000000	T2MOD XXXXXX00	RCAP2L 00000000	RCAP2H 00000000	TL2 00000000	TH2 00000000		0CFH
0C0H								0C7H
0B8H	IP XX000000							0BFH
0B0H	P3 11111111							0B7H
0A8H	IE 0X000000		SPSR 00XXXXXX					0AFH
0A0H	P2 11111111							0A7H
98H	SCON 00000000	SBUF XXXXXXXX						9FH
90H	P1 11111111						WCON 00000010	97H
88H	TCON 00000000	TMOD 00000000	TL0 00000000	TL1 00000000	TH0 00000000	TH1 00000000		8FH
80H	P0 11111111	SP 00000111	DP0L 00000000	DP0H 00000000	DP1L 00000000	DP1H 00000000	SPDR XXXXXXXX	PCON 0XXX0000



Регистры специальных функций

Карта области встроенной памяти, называемой пространством специального функционального регистра (SFR), показана в таблице 1. Обратите внимание, что не все адреса заняты, и незанятые адреса могут быть реализованы не на кристалле. Обращения для чтения к этим адресам, как правило, возвращают случайные данные, и доступы на запись будут иметь неопределенный эффект. Пользователя программного обеспечения, не стоит писать 1S в эти неуказанные лока- ций, так как они могут быть использованы в будущих продуктах для вызова новых функций. В этом случае сброшенные или неактивные значения новых битов всегда будут равны 0.

Таймер 2 Регистрирует Биты управления и состояния содержатся в регистрах T2CON (показаны в таблице 2) и T2MOD (показаны в таблице 9) для таймера 2. Пара регистров (RCAP2H, RCAP2L) являются регистрами захвата / перезагрузки для таймера 2 в 16-битном режиме ограничения или в 16-битном режиме автоматической перезагрузки.

Управляющий регистр сторожевого таймера Регистр WCON содержит управляющие биты для таймера сторожевого таймера (показаны в таблице 3). Бит DPS выбирает один из двух доступных регистров DPTR.

Таблица 2. T2CON-регистр управления таймером/счетчиком 2

Адрес T2CON = 0C8H

Значение сброса = 0000 0000B

Адресуемый бит

	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C / T2	CP / RL2
Бит	765432						10	

Символ	Функция
TF2	Флаг переполнения таймера 2 устанавливается таймером 2 переполнения и должен быть сброшен программным обеспечением. TF2 не будет установлен, если либо RCLK = 1, либо TCLK = 1. Внешний флаг таймера 2 устанавливается, когда либо
EXF2	захват, либо перезагрузка вызваны отрицательным переходом на T2EX и EXEN2 = 1. Когда включено прерывание таймера 2, EXF2 = 1 приведет к переключению процессора на процедуру прерывания таймера 2. EXF2 должен быть очищен программным обеспечением. EXF2 не вызывает прерывания в режиме увеличения / уменьшения счетчика (DCEN = 1).
RCLK	Включить синхронизацию приема. При установке, приводит к последовательному порту для использования переполнения таймера 2 импульсов для его получения в последовательный порт режимах 1 и 3. RCLK = 0 вызывает переполнение таймера 1, которые будут использоваться для приема
TCLK	часы. Включить синхронизацию передачи. При установке, приводит к последовательному порту для использования переполнения таймера 2 импульсов для передачи часов в последовательный порт режимах 1 и 3. TCLK = 0 вызывает переполнение таймера 1 используется для передачи часы. Включение
Значение EXEN2	внешнего таймера 2. Если он установлен, позволяет выполнять захват или перезагрузку в результате отрицательного перехода на T2EX, если таймер 2 не используется для синхронизации последовательного порта. Значение EXEN2 = 0 приводит к игнорированию таймером 2 событий на T2EX.
TR2	Управление запуском / остановкой таймера 2. TR2 = 1 запускает таймер.
C / T2	Выберите таймер или счетчик для таймера 2. C / T2 = 0 для функции таймера. C / T2 = 1 для счетчика внешних событий (срабатывает падающий край).
CP / RL2	Выберите захват / перезагрузку. CP / RL2 = 1 вызывает выполнение захватов при отрицательных переходах в T2EX, если EXEN2 = 1. CP / RL2 = 0 вызывает автоматическую перезагрузку при переполнении таймера 2 или отрицательные переходы при T2EX, если EXEN2 = 1. Когда либо RCLK, либо TCLK = 1, этот бит игнорируется, и таймер принудительно перезагружается при переполнении таймера 2.

Таблица 3. WCON-регистр управления сторожевым псом

Адрес WCON = 96H				Значение сброса = 0000 0010B				
Бит	PS2	PS1	PS0	зарезервировано	зарезервировано	DPS	WDTRST	WDTEN
	765			43210				

Символ	Функция
PS2 PS1 PS0	Биты предварительной настройки для сторожевого таймера. Когда все три бита установлены в "0", контрольный таймер имеет номинальный период 16 мс. Когда все три бита установлены в "1", номинальный период составляет 2048 мс.
DPS	Выберите регистр указателя данных. DPS = 0 выбирает первый блок регистра указателей данных, DP0, а DPS = 1 выбирает второй блок, DP1. Сброс сторожевого таймера. Каждый раз, когда пользовательское программное обеспечение
WDTRST	устанавливает этот бит в значение "1", генерируется импульс для сброса сторожевого таймера. Бит WDTRST затем автоматически сбрасывается на "0" в следующем цикле команд. Бит WDTRST доступен только для записи. Бит
WDTEN	включения сторожевого таймера. WDTEN = 1 включает сторожевой таймер, а WDTEN = 0 отключает сторожевой таймер.

Регистрирует SPI Биты управления и состояния для последовательного периферийного интерфейса содержатся в регистрах SPCR (показаны в таблице 4) и SPSCR (показаны в таблице 5). Биты данных SPI содержатся в регистре SPDR. Запись данных SPI в регистр во время последовательной передачи данных устанавливает бит коллизии записи, WCOL, в регистре SPSCR. SPDR имеет двойную буферизацию для записи, и значения в SPDR не изменяются при сбросе.

Регистры прерываний Глобальный бит разрешения прерывания и отдельные биты разрешения прерывания находятся в регистре IE. В дополнение, отдельный бит разрешения прерывания для SPI находится в регистре SPCR. Для каждого из шести источников прерываний в регистре IP можно установить два приоритета.

Регистры двойного указателя данных Для облегчения доступа к внешней памяти данных обычно предусмотрены два банка 16-разрядных регистров указателей данных: DP0 в местах расположения адресов SFR 82H-83H и DP1 в 84H-85H. Бит DPS = 0 в SFR WCON выбирает DP0, а DPS = 1 выбирает DP1. Пользователь должен всегда инициализировать бит DPS до соответствующего значения перед доступом к соответствующему регистру указателя данных.

Флажок отключения питания Флажок отключения питания (POF) находится в бите_4 (PCON.4) в SFR PCON. POF устанавливается на "1" во время включения питания. Он может быть установлен и сброшен под управлением программного обеспечения и СБРОС не влияет на него.

Таблица 4. Регистр управления SPCR-SPI

Адрес SPCR = D5H

Значение сброса = 0000 01XXB

	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0
Бит	76543210							

Символ	Функция
SPIE	Включение прерывания SPI. Этот бит в сочетании с битом ES в регистре IE разрешает прерывания SPI: SPIE = 1 и ES = 1 разрешают прерывания SPI. SPIE = 0 отключает прерывания SPI. Включить SPI. SPI = 1 включает канал SPI и подключает SS, MOSI, MISO и SCK к выводам P1.4, P1.5, P1.6 и P1.7. SPI = 0 отключает канал SPI. Порядок передачи данных. DORD = 1 выбирает первую передачу данных LSB. DORD = 0 выбирает первую передачу данных MSB. Выбор ведущего/ведомого устройства. MSTR = 1 выбирает режим Master SPI. MSTR = 0 выбирает режим Slave SPI. Полярность синхронизации. При CPOL = 1 SCK высокий в режиме ожидания.
SPE	Когда CPOL = 0, SCK главного устройства низкий, когда не передача. Пожалуйста, обратитесь к рисунку о фазе синхронизации SPI и регулировке полярности. Фаза синхронизации. Бит CPHA вместе с битом CPOL управляет синхронизацией и соотношением данных между ведущим устройством и ведомым устройством. Пожалуйста, обратитесь к рисунку, посвященному управлению фазой синхронизации SPI и полярностью. Выберите тактовую частоту SPI. Эти два бита управляют частотой SCK устройства, настроенного как master. SPR1 и SPR0 не влияют на ведомое устройство. Зависимость между SCK и частотой генератора, F_{OSC} следующая: $SPR1SPR0SCK = F_{OSC} \text{ разделенный на}$ 004 01 16 10 64 1 1 128
DORD	
MSTR	
CPOL	
CPHA	
SPR0 SPR1	

Таблица 5. Память данных регистра состояния SPSR-SPI - RAM

Адрес SPSR = AAH				Значение сброса = 00XX XXXXB			
	SPIF	WCOL	-----				
Бит	76543210						

Символьная функция	
SPIF	Флаг прерывания SPI. Когда последовательная передача завершена, устанавливается бит SPIF и генерируется прерывание, если SPIE = 1 и ES = 1. Бит SPIF очищается путем считывания регистра состояния SPI с установленными битами SPIF и WCOL, а затем доступа к регистру данных SPI. Флаг коллизии записи. Бит WCOL устанавливается, если регистр данных SPI записывается во время передачи данных. Во время передачи данных, результат чтения регистра SPDR может быть неправильным, и запись в него не имеет эффекта. Бит WCOL (и бит SPIF) очищается путем считывания регистра состояния SPI с установленными SPIF и WCOL, а затем доступа к регистру данных SPI.
WCOL	

Таблица 6. SPDR-регистр данных SPI

Адрес SPDR = 86H				Значение сброса = без изменений			
	SPD7	SPD6	SPD5	SPD4	SPD3	SPD2	SPD0
Бит	7	6	5	432			SPD1 10

Память данных - RAM

AT89S53 реализует 256 байт оперативной памяти. Верхние 128 байт оперативной памяти занимают пространство, параллельное специальным функциональным регистрам. Это означает, что верхние 128 байт имеют те же адреса, что и пространство SFR, но физически отделены от пространства SFR. Когда команда обращается к внутреннему местоположению выше адреса 7FH, режим адреса, используемый в инструкции, определяет, обращается ли центральный процессор к верхним 128 байтам оперативной памяти или к пространству SFR. Инструкции, использующие прямую адресацию, обращаются к пространству SFR. Например, следующая инструкция прямой адресации обращается к SFR в местоположении 0A0H (которое является P2).

```
MOV 0A0H, #data
```

Инструкции, использующие косвенную адресацию, обращаются к верхним 128 байтам оперативной памяти. Например, следующая команда косвенной адресации, где R0 содержит 0A0H, обращается к байту данных по адресу 0A0H, а не к P2 (чей адрес равен 0A0H).

```
MOV @R0, #data
```

Обратите внимание, что операции привязки являются примерами косвенной адресации, поэтому верхние 128 байт оперативной памяти для данных доступны как пространство стека.

Программируемый сторожевой таймер.

Программируемый сторожевой таймер (WDT) работает от независимого генератора. Биты предварительной настройки PS0, PS1 и PS2 в SFR WCON используются для установки периода сторожевого таймера с 16 мс до 2048 мс. Доступные периоды работы таймера показаны в следующей таблице, а также фактические периоды работы таймера (при $V_{\text{нпб.сн}} = 5 \text{ В}$) находятся в пределах $\pm 30\%$ от номинального значения. WDT отключается как при включении, так и во время отключения питания. Это включается путем установки бита WDTEN в SFR WCON (адрес = 96H). WDT сбрасывается путем установки бита WDRST в WCON. Когда время ожидания WDT истекает без сброса или отключения, генерируется внутренний первый импульс для сброса центрального процессора.

Таблица 7. Выбор периода сторожевого таймера

Биты для предварительной калибровки WDT			Период (номинальный)
PS2	PS1	PS0	
00	0	0	16 мс
00	0	1	32 мс
01	0	0	64 мс
0	1	1	128 мс

Таблица 7. Выбор Периода Сторожевого Таймера

1	0	0	256 мс
1	0	1	512 мс
1	1	0	1024 мс
1	1	1	2048 мс

Таймер 0 и 1

Таймер 0 и таймер 1 в AT89S53 работают так же, как таймер 0 и таймер 1 в AT89C51, AT89C52 и AT89C55. Для получения дополнительной информации см. Справочник данных микроконтроллера за октябрь 1995 г., стр. 2-45, раздел, озаглавленный "Таймер / счетчики".

Таймер 2

Таймер 2 - это 16-разрядный таймер / счетчик, который может работать либо как таймер, либо как счетчик событий. Тип операции выбирается битом C/T2 в SFR T2CON (показан в таблице 2). Таймер 2 имеет три режима работы: захват, автоматическая перезагрузка (обратный отсчет вверх или вниз) и генератор скорости передачи в бодах. Режимы выбираются по битам в T2CON, как показано в таблице 8. Таймер 2 состоит из двух 8-разрядных регистров, TH2 и TL2. В функции таймера регистр TL2 увеличивается с каждым машинным циклом. Поскольку машинный цикл состоит из 12 периодов колебаний, частота счета составляет 1/12 от частоты генератора. В функции счетчика, регистр увеличивается в ответ на переход от 1 к 0 на соответствующем внешнем входном выводе T2. В этой функции производится выборка внешнего входного сигнала во время S5P2 каждого машинного цикла. Когда выборки показывают максимум в одном цикле и минимум в следующем цикле, количество увеличивается. Новое значение счетчика появляется в регистре во время S3P1 цикла, следующего за тем, в котором был обнаружен переход. Поскольку для распознавания перехода от 1 к 0 требуется два машинных цикла (24 периода генератора), максимальная частота счета составляет 1/24 от частоты генератора. Чтобы гарантировать, что заданный уровень измеряется по крайней мере один раз, прежде чем он изменится, уровень следует удерживать в течение по крайней мере одного полного машинного цикла.

Таблица 8. Таймер 2 режима работы

RCLK + TCLK	CP/RL2	TR2	РЕЖИМ
0	0	1	16-разрядный генератор с
0	1	1	автоматической загрузкой 16-разрядного
1	X	1	захвата скорости
xx		0	передачи в бодах (выключен)

Рисунок 3. Таймер 2 в режиме автоматической перезагрузки (DCEN = 1)





Рисунок 4. Таймер 2 в режиме генератора скорости передачи данных в бодах



Генератор скорости передачи в бодах

Таймер 2 выбирается в качестве генератора скорости передачи в бодах путем установки TCLK и/или RCLK в T2CON (таблица 2). Обратите внимание, что скорости передачи в бодах для передачи и приема могут отличаться, если таймер 2 используется для приемника или передатчика, а таймер 1 используется для другой функции. Установка RCLK и/или TCLK переводит Таймер 2 в режим генератора скорости передачи в бодах, как показано на рис. 4. Режим генератора скорости передачи в бодах аналогичен режиму автоматической перезагрузки, в том смысле, что опрокидывание в TH2 приводит к перезагрузке регистров таймера 2 с 16-битным значением в регистрах RCAP2H и RCAP2L, которые задаются программным обеспечением. Скорости передачи в бодах в режимах 1 и 3 определяются скоростью переполнения таймера 2 в соответствии со следующим уравнением.

$$\text{Режимы 1 и 3 скорости передачи в бодах} = \frac{\text{Таймер 2 Скорость переполнения}}{16}$$

Таймер может быть настроен как для работы таймера, так и для работы счетчика. В большинстве приложений он настроен на работу по таймеру (CP / T2 = 0). Работа таймера отличается для таймера 2, когда он используется в качестве генератора скорости передачи в бодах. Обычно, как таймер, он увеличивает каждый цикл работы машины (на 1/12 от частоты генератора). Однако, как генератор скорости передачи данных в бодах, он увеличивает время каждого состояния (на 1/2 частоты генератора). Формула скорости передачи данных в бодах приведена ниже.

$$\text{Режимы 1 и 3} \quad \text{Частота генератора} \\ \text{Скорость передачи в бодах} = \frac{\text{RCAP2H, RCAP2L}}{65536} \times 10$$

где (RCAP2H, RCAP2L) - содержимое RCAP2H и RCAP2L, взятых как 16-разрядное целое число без знака. Таймер 2 в качестве генератора скорости передачи в бодах показан на рисунке 4. Этот рисунок действителен, только если RCLK или TCLK = 1 в T2CON. Обратите внимание, что опрокидывание в TH2 не устанавливает TF2 и не генерирует прерывание. Также обратите внимание, что если установлен EXEN2, то переход от 1 к 0 в T2EX установит EXF2, но не вызовет перезагрузки из (RCAP2H, RCAP2L) в (TH2, TL2). Таким образом, когда таймер

2 используется как генератор скорости передачи в бодах, T2EX может использоваться как дополнительное внешнее прерывание. Обратите внимание, что когда таймер 2 запущен (TR2 = 1) в качестве таймера в режиме генератора скорости передачи данных в бодах, TH2 или TL2 не должны считываться или записываться. В этих условиях таймер увеличивается на время каждого состояния, и результаты чтения или записи могут быть неточными. Регистры RCAP2 могут быть прочитаны, но не должны записываться в них, поскольку запись может перекрывать перезагрузку и вызывать ошибки записи и / или перезагрузки. Таймер должен быть выключен (очистить TR2) перед доступом к регистрам таймера 2 или RCAP2.

Программируемый тактовый выход

Тактовая частота рабочего цикла 50% может быть запрограммирована на выход на P1.0, как показано на рисунке 5. Данный вывод, помимо того, что регистровых /0 PIN-код, также является функцией. Его можно запрограммировать на ввод внешних тактовых импульсов для таймера/счетчика 2 или на вывод тактовых импульсов рабочего цикла 50% в диапазоне от 61 Гц до 4 МГц при рабочей частоте 16 МГц. Чтобы настроить Таймер/счетчик 2 в качестве генератора тактовых импульсов, необходимо очистить бит C/T2 (T2CON.1) и установить бит T2OE (T2MOD.1). Бит TR2 (T2CON.2) запускает и останавливает таймер. Частота синхронизации зависит от частоты генератора частоты и значения перезагрузки 2-х регистров захвата таймера (RCAP2H, RCAP2L), как показано в следующем уравнении.

$$\text{Частота синхронизации} = \frac{\text{Частота генератора}}{4 \times \frac{\text{RCAP2H, RCAP2L}}{65536}}$$

Находится в режиме ожидания, откаты таймера 2 не будут генерировать прерывание. Это поведение аналогично тому, когда таймер 2 используется в качестве генератора скорости передачи в бодах. Возможно одновременное использование таймера 2 в качестве генератора скорости передачи данных в бодах и тактового генератора. Примечание, однако скорость передачи в бодах и тактовые частоты не могут быть определены независимо друг от друга, поскольку они оба используют RCAP2H и RCAP2L.

Рисунок 5. Таймер 2 в режиме ожидания





Рисунок 6. Структурная схема SPI



UART

UART в AT89S53 работает так же, как UART в AT89C51, AT89C52 и AT89C55. Для получения дополнительной информации обратитесь к Справочнику данных по микроконтроллерам за октябрь 1995 г., стр. 2-49, раздел, озаглавленный "Последовательный интерфейс".

Последовательный периферийный интерфейс

Последовательный периферийный интерфейс (SPI) обеспечивает высокоскоростную синхронизацию данных между AT 89 S53 и периферийными устройствами или между несколькими устройствами AT89S53. Функции AT89S53 SPI включают следующее:

- Полнодуплексная синхронная передача данных по 3 проводам
- Управление ведущим или ведомым устройством
- Битовая частота 1,5 МГц (макс.)
- Передача данных LSB First или MSB First
- Четыре программируемых скорости передачи данных
- Флаг прерывания окончания передачи

• Защита от флага коллизии записи

• Выход из режима ожидания (только ведомый режим)

Взаимосвязь между ведущим и ведомыми процессорами с SPI показана на следующем рисунке. Вывод SCK является тактовым выходом в главном режиме, но является тактовым входом в подчиненном режиме. Запись в регистр данных SPI главного ЦП запускает генератор тактовых импульсов SPI, и записанные данные перемещаются из вывода MOSI в вывод MOSI подчиненного ЦП. После сдвига на один байт тактовый генератор SPI останавливается, устанавливая флаг окончания передачи (SPIF). Если установлены оба бита разрешения прерывания SPI (SPIE) и биты разрешения взаимодействия с последовательным портом, запрашивается прерывание. Вход выбора ведомого устройства, SS / P1.4, установлен на низкий уровень, чтобы выбрать отдельное SPI-устройство в качестве ведомого. Когда значение SS / P1.4 установлено на высоком уровне, порт SPI отключается, и в качестве входа можно использовать вывод MOSI / P1.5. Существует четыре комбинации фазы и полярности SCK по отношению к последовательным данным, которые определяются управляющими битами CPHA и CPOL. Форматы передачи данных SPI показаны на рисунках 8 и 9.

Рисунок 7. Соединение SPI Master-slave






Рисунок 8. Формат передачи SPI с CPHA = 0



* Не определено, но обычно MSB только что полученного символа

Рисунок 9. Формат передачи SPI с CPHA = 1



* Не определено, но обычно используется LSB ранее переданного символа

Прерывает

AT89S53 имеет в общей сложности шесть векторов прерываний: два внешних конечных прерывания (INT0 и INT1), три прерывания по таймеру (таймеры 0, 1 и 2) и прерывание последовательного порта. Все эти прерывания показаны на рисунке 10. Каждый из этих источников прерываний может быть индивидуально включен или отключен путем установки или очистки бита в специальной функции Register IE. IE также содержит бит глобального отключения, EA, который отключает все прерывания одновременно. Обратите внимание, что в таблице 10 показано, что битовая позиция, T.e. 6, не является улучшенной. В А Т89 С5 1 положение бита в IE.5 также не реализовано. Пользовательское программное обеспечение не должно записывать единицы в эти позиции битов, поскольку они могут использоваться в будущих продуктах AT89.

ET0	IE.1	Таймер 0 разрешает бит прерывания.
EX0	T.e.0	Бит включения внешнего прерывания 0.

Пользовательское программное обеспечение никогда не должно записывать единицы в неисполненные биты, потому что они могут использоваться в будущих продуктах AT89.

Рисунок 10. Источники прерываний




Таблица 10. Регистр разрешения прерывания (IE)


Символ	Положение	Функция
EA	IE.7	Отключает все прерывания. Если EA = 0, прерывание не подтверждается. Если EA = 1, каждый источник прерывания включается или
-	IE.6	отключается индивидуально путем установки или очистки своего разрешающего бита.
ET2	T.E.5	Зарезервировано. Таймер 2 разрешает бит прерывания.
ES	IE.4	SPI и UART разрешают бит прерывания.
ET1	IE.3	Таймер 1 разрешает бит прерывания.
EX1	IE.2	Внешнее прерывание 1 разрешает бит.

Прерывание таймера 2 генерируется логическим ИЛИ из битов TF2 и EXF2 в регистре T2CON. Ни один из этих флагов не сбрасывается аппаратным обеспечением при перенаправлении сервисной процедуры на. Фактически, программе обслуживания, возможно, придется определить, был ли это TF2 или EXF2, который сгенерировал прерывание, и этот бит должен быть очищен программным обеспечением. Флаги таймера 0 и таймера 1, TF0 и TF1, устанавливаются на S5P2 цикла, в котором происходит переполнение таймеров. Значения затем опрашиваются схемой в следующем цикле. Однако флаг таймера 2, TF2, установлен на S2P2 и опрашивается в том же цикле, в котором таймер переполняется.

Характеристики генератора


XTAL1 и XTAL2 являются входом и выходом, соответственно, инвертирующего усилителя, который может быть сконфигурирован для использования в качестве встроенного генератора, как показано на рисунке 11. Можно использовать либо кварцевый кристалл, либо керамический резонатор. Чтобы управлять устройством от внешнего источника синхронизации, XTAL2 следует оставить отключенным, пока работает XTAL1, как показано на рисунке 12. Нет требований к рабочему циклу внешнего тактового сигнала, поскольку вход во внутреннюю схему синхронизации осуществляется через триггер с разделением на два, но должны быть соблюдены минимальные и максимальные требования к высокому и низкому временному напряжению.

Рисунок 11. Подключения генератора



Примечание: C1, C2 = 30 пФ ± 10 пФ для кристаллов
= 40 пФ ± 10 пФ для керамических резонаторов

Рисунок 12. Конфигурация внешнего привода тактовых импульсов



Режим ожидания

В режиме ожидания центральный процессор переводит себя в спящий режим, в то время как все встроенные в чип периферийные устройства остаются активными. Этот режим вызывается программным обеспечением. Содержимое встроенной оперативной памяти и всех регистров специальных функций остаются неизменными во время этого режима..... Режим ожидания может быть прерван любым включенным прерыванием или аппаратным сбросом. Обратите внимание, что когда режим ожидания завершается аппаратным сбросом, устройство обычно возобновляет выполнение программы.

начиная с того места, на котором он остановился, требуется до двух машинных циклов, прежде чем внутренний алгоритм сброса возьмет управление на себя. Встроенное оборудование в этом случае блокирует доступ к внутренней оперативной памяти, но доступ к выводам порта не блокируется. Чтобы исключить возможность неожиданной записи на pin-код порта, когда режим ожидания завершается сбросом, команда, следующая за той, которая вызывает режим ожидания, не должна выполнять запись на pin-код порта или во внешнюю память.

Состояние внешних контактов в режимах холостого хода и отключения питания

Режим	Память программ	ALE	PSEN	PORT0	PORT1	PORT2	PORT3
Холостой ход	Внутренний	1	1	Данные С	Данные	Данные	Данные
Холостой ход	Внешний	1	1	плавающей	Данные	Адрес	Данные
Отключение питания	Internal	0	0	точкой Данные с плавающей	Данные	Данные	Данные
Отключение питания	External	0	0	точкой	Данные	Data	Data

Режим отключения питания

В режиме отключения питания генератор остановлен, и команда, вызывающая отключение питания, является последней выполняемой командой. Встроенная оперативная память и регистры специальных функций сохраняют свои значения до тех пор, пока не будет завершен режим отключения питания. Выход из режима отключения питания может быть инициирован либо аппаратным сбросом, либо включенным внешним прерыванием. Сбросить пересматривает стратегию, но не меняет на-чипе оперативной памяти. Сброс не должен быть активирован, прежде чем V_{DD} восстанавливается до нормального рабочего уровня и должен поддерживаться активным долгое время, достаточное для перезапуска и стабилизации генератора. Чтобы выйти из режима отключения через прерывание, внешнее прерывание должно быть включено с учетом уровня перед включением режима отключения. Время прерывания начинается в 16 мс (Номинал), после включить прерывания PIN-код активирован.

Биты блокировки памяти программы

В AT89S53 имеет три замка битов, которые могут быть оставлены непрограммированными (U) или может быть запрограммированный (P) для получения дополнительных функций, перечисленных в следующей таблице. Когда запрограммирован блокирующий бит 1, логический уровень на выводе EA выбирается и фиксируется во время сброса. Если устройство включается без сброса, защелка инициализируется случайным значением и удерживает это значение до тех пор, пока не будет активирован сброс. Зафиксированное значение EA должно соответствовать текущему логическому уровню на этом выводе, чтобы устройство работало должным образом. После программирования, замок битов могут быть только непрограммированными с чипом стереть операций в параллельный или последовательный режимы.

Блокировка Бит Режимы Защиты ⁽¹⁾⁽²⁾

Биты блокировки программы				Тип защиты
	LB1	LB2	LB3	
1	U	U	U	Нет функции блокировки внутренней памяти.
2	P	U	U	Командам MOVX, выполняемым из внешней памяти программы, запрещено извлекать байты кода из внутренней памяти. EA отбирается и фиксируется при сбросе, и дальнейшее программирование флэш-памяти (параллельный или последовательный режим)
3	P	P	U	отключается. Аналогично режиму 2, но параллельная или последовательная проверка
4	P	P	P	также отключены. Аналогично режиму 3, но внешнее выполнение также отключено.

Примечания: 1. U = Незапрограммированный
2. P = Запрограммированный

Программирование вспышки

Флэш-микроконтроллер AT89S53 от Atmel предлагает 12 тысяч байт встроенной памяти флэш-кода с возможностью перепрограммирования. AT89S53 обычно поставляется с встроенной флэш-кодовой памятью в стертом состоянии (т.е. содержимое = FFH) и готовой к программированию. Это устройство поддерживает высоковольтный (12 В) режим параллельного программирования и низковольтный режим последовательного программирования (5 В). Последовательный режим программирования обеспечивает удобный способ загрузки AT89S53 в систему пользователя. Режим параллельного программирования совместим с обычными программаторами сторонних производителей Flash или EPROM. Массив памяти кода занимает одно непрерывное адресное пространство от 0000H до 2FFFFH. Массив кодов на AT89S53 программируется побайтно в любом из режимов программирования. Цикл автоматического стирания обеспечивается операцией самосинхронного программирования в режиме последовательного программирования. Нет необходимости выполнять операцию стирания микросхемы для перепрограммирования какой-либо ячейки памяти в режиме последовательного программирования, если только не был запрограммирован какой-либо из битов блокировки. В режиме параллельного программирования нет цикла автоматического стирания. Чтобы перепрограммировать любой непустой байт, пользователю необходимо сначала использовать операцию стирания чипа, чтобы стереть весь код массива памяти.

Алгоритм параллельного программирования: Для программирования и проверки AT89S53 в режиме параллельного программирования рекомендуется следующая последовательность действий: 1. Последовательность включения питания:

Подача питания между V_{cc} и GND-контакты.
Установите первый вывод на "H".

Примените тактовую частоту от 3 МГц до 24 МГц к контакту XTAL1 и подождите не менее 10 миллисекунд.

2. Установите вывод PSEN на "L", вывод ALE - на "H", вывод EA - на "H", а все остальные выводы - на "H".
3. Примените соответствующую комбинацию логических уровней "H" или "L" к выводам P2.6, P2.7, P3.6, P3.7, чтобы выбрать одну из операций программирования, показанных в таблице режимов программирования Flash.
4. Примените желаемый байтовый адрес к выводам с P1.0 по P1.7 и с P2.0 по P2.5.
Примените данные к выводам с P0.0 по P0.7 для операции записи кода. Увеличьте EA / V_{cc} до 12 В, чтобы включить программирование флэш-памяти,
5. стирание или проверку. Запустите ALE / PROG один раз, чтобы запрограммировать байт в массиве
6. памяти кода или биты блокировки. Цикл записи байтов синхронизирован по времени и обычно занимает 1,5 мс.

Чтобы проверить только что запрограммированный байт, переведите вывод P2.7 в "L" и считайте запрограммированные данные с выводов P0.0 на P0.7.

Повторите шаги 3-7, изменяя адрес и 8. данные

для всего массива из 12 тысяч байт или до тех пор, пока не будет достигнут конец объектного файла.

Последовательность отключения питания: 9.

Установите XTAL1 на "L".

Установите контакты RST и EA на "L".

Поверните V_{cc} выключите питание.

Опрос данных: В AT89S53 есть функция опроса ДАННЫХ, указывающая на окончание цикла записи. Во время цикла записи в режиме параллельного или последовательного программирования попытка считывания последнего записанного байта приведет к дополнению данных записи десяти на P0.7 (параллельный режим) и на MSB байта последовательного вывода на MISO (последовательный режим). Как только цикл записи завершен, истинные данные действительны для всех отправок, и может начаться следующий цикл. Опрос ДАННЫХ может начаться в любое время после запуска цикла записи.

Готов / Занят: Ход выполнения байтового программирования в режиме параллельного программирования также можно отслеживать с помощью выходного сигнала RDY/BSY. Вывод P3.4 опускается ниже после того, как ALE становится высоким во время программирования, указывая на ЗАНЯТОСТЬ. По завершении программирования P3.4 снова выдвигается вверх, указывая на готовность.

Проверка программы: Если биты блокировки LB1 и LB2 не были запрограммированы, запрограммированный код может быть считан обратно через строки адреса и данных для проверки. Состояние битов блокировки также может быть проверено непосредственно в режиме параллельного программирования. В режиме последовательного программирования состояние битов блокировки можно проверить только косвенно, наблюдая, что функции битов блокировки включены.

Стирание микросхемы: В режиме параллельного программирования стирание чипа инициируется использованием соответствующей комбинации управляющих сигналов и удерживанием ALE/PROG на низком уровне в течение 10 мс. Кодовый массив записывается со всеми "1" в операции стирания чипа. В режиме последовательного программирования операция стирания микросхемы инициируется выдачей команды стирания микросхемы. В этом режиме стирание микросхемы выполняется с автоматической синхронизацией и занимает около 16 мс. Во время стирания микросхемы последовательное считывание с любого местоположения адреса вернет 00 часов на выходе данных.

Предохранитель с последовательным программированием: Доступен программируемый предохранитель, способный отключить последовательное программирование, если пользователю требуется максимальная безопасность системы. Предохранитель последовательного программирования может быть запрограммирован или удален только в режиме параллельного программирования. AT89S53 поставляется с включенным режимом последовательного программирования.

Считывание байтов подписи: Байты подписи считываются с помощью той же процедуры, что и при обычной проверке местоположений 030H и 031H, за исключением того, что P3.6 и P3.7 должны быть выведены на логический минимум. Возвращаемые значения следующие:

(030H) = 1EH указывает на
производство Atmel (031H) = 53H указывает на 89S53

Интерфейс программирования

Каждый байт кода во флэш-массиве может быть записан, и весь массив может быть стерт, используя соответствующую комбинацию управляющих сигналов. Цикл операции записи настраивается сам по себе по времени и после запуска автоматически засекает время до завершения. Все основные поставщики программного обеспечения предлагают поддержку для серии микроконтроллеров Atmel по всему миру. Пожалуйста, обратитесь к местному поставщику программного обеспечения для получения соответствующей версии программного обеспечения.

Последовательная загрузка

Массив кодовой памяти может быть запрограммирован с помощью последовательной шины SPI, при этом RST подключается к V_{cc} . Последовательный интерфейс состоит из контактов SCK, MOSI (вход) и MISO (выход). После того, как значение RST установлено на высоком уровне, сначала необходимо выполнить команду включения программирования, прежде чем можно будет выполнять операции программирования / стирания. Цикл автоматического стирания встроен в операцию самосинхронного программирования (ТОЛЬКО в последовательном режиме), и нет необходимости сначала выполнять команду стирания чипа, если только какой-либо из битов блокировки не был запрограммирован. Операция стирания чипа преобразует содержимое каждой ячейки памяти в кодовом массиве в FFH. Массив памяти кодов имеет адресное пространство от 0000H до 2FFFFH.

Либо внешние системные часы подаются на вывод XTAL1, либо необходимо подключить кристалл через выводы XTAL1 и XTAL2. Максимальная последовательная тактовая частота (SCK) должна соответствовать

должны составлять менее 1/40 частоты кристалла. При частоте генератора 24 МГц максимальная частота SCK составляет 600 кГц.

Алгоритм последовательного программирования

Для программирования и проверки AT89S53 в режиме последовательного программирования рекомендуется следующая последовательность действий: 1. Последовательность включения питания:

Подайте питание между выводами VCC и GND.
Установите для первого вывода значение "H".

Если кристалл не подключен к контактам XTAL1 и XTAL2, примените тактовую частоту от 3 МГц до 24 МГц к контакту XTAL1 и подождите не менее 10 миллисекунд. Включите последовательное программирование, отправив команду Pro- 2. запрограммируйте команду Enable serial на вывод MOSI / P1.5. Частота тактовой частоты сдвига, подаваемой на вывод SCK/P1.7, должна быть меньше, чем тактовая частота процессора на выводе XTAL1, деленная на 40. Массив кодов программируется по одному байту за раз путем ввода адреса и данных вместе с соответствующей инструкцией записи. Выбранное место в памяти сначала автоматически стирается, прежде чем будут записаны новые данные. Цикл записи выполняется с автосинхронизацией и обычно занимает менее 2,5 мс при напряжении 5 В., Любая ячейка памяти может быть проверена с помощью команды 4. Read, которая возвращает содержимое по выбранному адресу на последовательном выходе MISO / P1.6. В конце сеанса программирования значение RST может быть 5. установите low для начала нормальной работы. Последовательность отключения питания (при необходимости):

Установите для XTAL1 значение "L" (если кристалл не используется). Установите сначала значение "L". Включите V_{cc} выключите питание.

Инструкции последовательного программирования

Набор команд для последовательного программирования соответствует 3-байтовому протоколу и показан в следующей таблице.

Набор инструкций

Инструкция	Формат ввода			Операция
	Байт 1	Байт 2	Байт 3	
Включение программирования	1010 1100	0101 0011	xxxx xxxx	Включите интерфейс последовательного программирования после того, как значение RST достигнет
Стирание чипа.	1010 1100	xxxx x100	xxxx xxxx	максимума. Сотрите микросхему с массива памяти
Память считываемых кодов	1010 1100 2100 A9 A8 ₀₁ A1	низкий адрр	xxxx xxxx	12 КБ. Считывает данные из массива кодовой памяти по выбранному адресу. 6 мбайт первого байта - это биты адреса старшего порядка. Биты адреса младшего порядка находятся во втором байте. Данные доступны по вводу MISO в течение третьего байта.
Память записываемых кодов	1010 1100	низкий уровень добавления информации	xxxx xxxx	Запишите данные в ячейку памяти кода по выбранному адресу. Биты адреса представляют собой 6 мбайт первого байта вместе со вторым байтом.
Биты блокировки записи	1010 1100 A12 A11 A10 A9 A8 A13 ₁₀		xxxx xxxx	Биты блокировки записи. Установите LB1, LB2 или LB3 = "0" в качестве битов блокировки программы.

Примечания: 1. Опрос ДАННЫХ используется для указания окончания цикла записи, который обычно занимает менее 10 мс при 2,7 В. 2. "x" = безразлично.

Режимы параллельного программирования Flash

Режим	первый	PSEN	ALE/ PROG	EA / V _{PP}	P2.6	P2.7	P3.6	P3.7	Ввод/ вывод данных P0.7-0	Адрес P2.5-0 P1.7-0
Последовательная программа. Режимы	Н	h ⁽¹⁾	h ⁽¹⁾	x						
Стирание чипа	Н	L		12B	Н	L	L	L	X	X
Запись в память (12 Тис. байт)	Н	L		12B	L	Н	Н	Н	DIN	ADDR
Память для чтения (12 Тис. байт)	Н	L	Н	12B	L	L	Н	Н	DOUT	ADDR
Биты блокировки записи:	Н	L		12B	Н	L	Н	L	DIN	X
Бит - 1									P0.7 = 0	X
Бит - 2									P0.6 = 0	X
Бит - 3									P0.5 = 0	X
Считывание битов блокировки:	Н	L	Н	12B	Н	Н	L	L	DOUT	X
Бит - 1									@P0.2	X
Бит - 2									@P0.1	X
Бит - 3									@P0.0	X
Считывание кода Atmel	Ч	Л	Ч	12B	Л	Л	L	L	DOUT	30Ч
Считывание кода устройства	Ч	Л	Ч	12B	Л	Л	L	L	DOUT	31Ч
Последовательная программа. Включить	Ч	Л		12B	Л	Ч	L	Н	P0.0 = 0	x
Последовательная программа. Отключить	Н	L		12B	L	Н	L	Н	P0.0 = 1	x
Прочитайте серийную программу. Предохранитель	Н	L	Н	12B	Н	Н	L	Н	@P0.0	x

Примечания: 1. "h" = слабо втянутый "Высокий" внутренний сигнал. 2. Для стирания микросхемы и предохранителя последовательного программирования требуется 10 мс рабочего импульса. Сначала необходимо выполнить стирание микросхемы, прежде чем

перепрограммирование любого байта с содержимым, отличным от FFH. 3. P3.4 во время программирования выполняется с низким значением, чтобы указать RDY / BSY. 4. "X" = безразлично



Рисунок 15. Последовательная загрузка флэш-памяти





Рисунок 14. Проверка флэш-памяти




Характеристики программирования и проверки флэш-памяти - параллельный режим


$V_{DD} = 5.0V \pm 10\%T_A = 0^\circ C \text{ до } 70^\circ C, V_{DD}$

Символ	Параметр	Мин.	Макс.	Единицы измерения
V_{PP}	Программирование Включить напряжение	11.5	12.5	В
I_{PP}	Программирование Включить ток		1.0	мА
$1/t_{CLCL}$	Частота генератора	3	24	МГц
$t_{\text{Среднее значение}}$	Настройка адреса на PROG Low	$48t_{CLCL}$		
	Удержание адреса после PROG	$48t_{CLCL}$		
$t_{\text{ТАКС}}$	Настройка данных на PROG Low	$48t_{CLCL}$		
t_{DACL}	Удержание данных после PROG	$48t_{CLCL}$		
$t_{\text{ГХДХ}}$	P2.7 (ВКЛЮЧИТЬ) от High до V_{PP}	$48t_{CLCL}$		
$t_{\text{ЖШ}}$	Настройка V на низкий уровень _{min}	10		мкс
$t_{\text{ЛГХ}}$	Ширина ВЫСТУПА	1	110	мкс
t_{AVQV}	Обратиться к данным, действительным		$48t_{CLCL}$	
t_{ELQV}	ENABLE Low к данным, действительным		$48t_{CLCL}$	
t_{ENQZ}	Данные всплывают после ENABLE	$048t_{CLCL}$		
t_{GNBL}	PROG High на BUSY Low		1.0	мкс с
$t_{\text{мс}}$	Время цикла записи байтов		2.0	мс

Флэш-программирование и проверка сигналов - параллельный режим



Последовательная загрузка сигналов



Абсолютный максимальный рейтинг*

Рабочая температура	-55° С до +125 ° С
Температура хранения	-65° С до +150 ° С
Напряжение на любом выводе относительно земли	-1.0 Напряжение до +7,0 В
Максимальное рабочее напряжение	6.6 В
Выходной ток постоянного тока.....	15.0 мА

* ПРИМЕЧАНИЕ:

Нагрузки, превышающие указанные в разделе "Абсолютные максимальные значения", могут привести к необратимому повреждению устройства. Это только номинальная нагрузка, и функциональная работа устройства при этих или любых других условиях, помимо указанных в рабочих разделах данной спецификации, не подразумевается. Воздействие условий с абсолютным максимальным значением в течение длительного времени может повлиять на надежность устройства .

Характеристики постоянного тока

Значения, приведенные в этой таблице, действительны для T_A = От -40°С до 85 °С и $V_{K6,CM}$

= 4,0 В - 6,0 В, если не указано иное

Обозначение	Параметр	Условие	Минимум	Макс.	Единицы измерения
V_{IL}	Низкое входное напряжение	(Кроме EA) $V_{CC} - 0.1$	0.5	0.2	В
V_{IL1}	Входное низкое напряжение (EA) $V_{CC} - 0.3$		0.5	0.2	В
V_{IH}	Высокое входное напряжение (кроме XTAL1, RST) 0,2 В		$V_{CC} + 0.9$	$V_{CC} + 0.5$	В
V_{IH1}	Высокое входное напряжение (XTAL1, RST)		0,7 В V_{CC}	$V_{CC} + 0.5$	
V_{OL}	Выходное низкое напряжение (порты 1,2,3) ⁽¹⁾	$I_{OPI} = 1,6$ мА		0.5	В
V_{OL1}	низкое напряжение (порт 0, ALE, PSEN) ⁽¹⁾	$I_{OL} = 3,2$ мА		0.5	В
V_O	Выходное высокое напряжение (порты 1,2,3, ALE, PSEN)	$I_{OH} = -60$ А, $V_{K6,CM} \mu = 5$ В 10% $\pm$	2.4		с В
		$I_{OH} = -25$ мкА 0,75 В			с В
		$I_{OH} = -10$ А 0 $V_{CC} \mu$	9		с В
V_{OI}	Высокое выходное напряжение (Порт 0 в режиме внешней шины)	$I_{OH} = -800$ мкА, $V_{CC} = 5$ В $\pm 10\%$	2.4		с В
		$I_{OH} = -300$ А 0 $V_{CC} \mu$	.75		с В
		$I_{OH} = -80$ мкА 0,9 В			с В
I_K	Входной ток логического значения 0 (порты 1,2,3)	$V_{IL} = 0.45$ В		-50	мА
I_{PL}	Логический ток перехода от	$V_{IL} = 2$ В, В $V_{CC} \pm 10\%$		-650	мкА
I_{LI}	1 к 0 (порты 1,2,3) Входной ток утечки (порт 0, EA)	$0.45 < V_{IL} < V_{CC} \mu$		± 10	мА
ПЕРВЫЙ	Понижающий резистор		50	300	Ом
C_{IO}	сброса Емкость контактов				пФ
I_{CC}	Ток источника питания	Тестовая частота = 1 МГц, $T_A = 25^\circ\text{C}$ 10 Активный режим, 12 МГц			мА
		25 Режим ожидания, 12 МГц, 6,5			мА
		Напряжение 100 В $V_{K6,CM} = 6$ В			мА
	Режим отключения питания ⁽²⁾	В 40 $V_{K6,CM} = 3$ В			мА

Примечания: 1. В установившихся (не переходных) условиях I_{OL} должно быть ограничено извне следующим образом:
Максимальное значение I_{OL} на вывод порта: 10 мА
Максимальное значение I_{OL} в 8-разрядных порта:
Порт 0: 26 ма
порты 1,2, 3: 15 мА

Максимальное общее значение I_{OL} для всех выходных контактов: 71 мА Если I_{OL} превышает условия тестирования, V_{OL} может превышать связанные спецификация. Не гарантируется, что контакты будут пропускать ток, превышающий указанные условия тестирования.
2. Минимальное напряжение $V_{K6,CM}$ для отключения питания - 2 В.


Характеристики переменного тока

В рабочих условиях нагрузочная емкость для порта 0, ALE/ PROG и PSEN
= 100 пФ; нагрузочная емкость для всех остальных выходов = 80 пФ.


Характеристики внешней программы и памяти данных

Символ	Параметр	Генератор		Генератор		Единицы измерения
		12 МГц Min Max		переменной частоты Min Max		
f_{CLCL}	Частота генератора			0	24	МГц
t_{CLPL}	Общая длительность импульса	127		$2t_{CLCL} - 40$		нс
t_{AVLL}	Адрес действителен до ALE Low	43		$t_{CLCL} - 13$		нс
t_{CLAX}	Удержание адреса после ALE Low	48		$t_{CLCL} - 20$		нс
t_{CLIV}	ALE Low до действительной инструкции в ALE Low до PSEN Low		233		$4t_{CLCL} - 65$	нс
t_{LLPL}	Длительность импульса PSEN	43		$t_{CLCL} - 13$		нс
t_{PLPH}		205		$3t_{CLCL} - 20$		нс
t_{PLIV}	PSEN Low к действительной инструкции в		145		$3t_{CLCL} - 45$	нс
t_{PDIX}	Удержание команды ввода после PSEN	00				нс
t_{PDIZ}	Ввод команды ввода с плавающей точкой		59		$t_{CLCL} - 10$	нс
t_{PDIV}	после PSEN PSEN для адреса Действительного	75		$t_{CLCL} - 8$		нс
t_{AVIV}	адреса к действительной		312		$- 55 t_{CLCL}$	нс
t_{PLAZ}	инструкции в PSEN Low для адреса с		10		10	нс
t_{RLRH}	плавающей точкой Длительностью	400		$6t_{CLCL} - 100$		нс
t_{RLDV}	импульса WR Длительностью импульса	400		$6t_{CLCL} - 100$		нс
t_{RHDV}	RD Low к действительным данным в		252		$5t_{CLCL} - 90$	нс
t_{RHDX}	удержании данных после RD Data	00				нс
t_{RHDX}			97		$- 28 t_{CLCL}$	нс
t_{LLDV}	Float после RD ALE Low к действительным		517		$8t_{CLCL}$	нс
t_{AVDV}	данным в адресе к действительным		585		$9t_{CLCL}$	нс
t_{LLWL}	данным в ALE Low к RD или WR	200	300	$3t_{CLCL} - 50$	$3t_{CLCL} + 50 - 150 - 165$	нс
t_{AVWL}	Low Адресуйте к RD или WR Low Данные,	203		$4t_{CLCL} - 75$		нс
t_{QVWX}	действительные к WR Transition Данные,	23		$t_{CLCL} - 20$		нс
t_{QVWH}	действительные к WR High Данные,	433		$7t_{CLCL} - 120$		нс
t_{WHQX}	действительные к WR Удержание данных	33		$t_{CLCL} - 20$		нс
t_{PLAZ}	после WR RD Low к адресу с плавающей		0		0	нс
t_{WHLH}	точкой или от WR High до ALE High	43	123	$t_{CLCL} - 20$	$t_{CLCL} + 25$	нснс


Цикл чтения внешней программной памяти




Цикл чтения внешней памяти данных



Цикл записи внешних данных в память



Формы сигналов внешнего привода синхронизации



Внешний привод синхронизации


Символ	Параметр	$V_{DD,CM} = \text{от } 4,0 \text{ В до } 6,0 \text{ В}$		
		Мин.	Макс.	Единицы измерения
$1/t_{CLCL}$	Частота генератора	0	24	МГц
t_{CLCL}	Тактовый период	41,6		нс
t_{CHCX}	Давно пора	15		нс
t_{CLCX}	Низкое время	15		нс
t_{CLCH}	Время нарастания		20	нс
t_{CHCL}	Время спада		20	нс

Синхронизация последовательного порта: условия тестирования в режиме сдвигового регистра



Значения в этой таблице действительны для напряжения V_{CC} = от 4,0 В до 6 В и емкости нагрузки = 80 пФ

Символ	Параметр	Генератор 12 МГц		Генератор переменного тока Min		Единицы измерения
		Минимальный	Макс			
t_{XLXL}	Время тактового цикла последовательного порта	1.0		Max 12 t_{CLCL}		мкс
t_{QVXH}	Настройка выходных данных на увеличение края тактовой частоты	700		10 t_{CLCL} - 133		нс
t_{XHGX}	Удержание выходных данных после увеличения края тактовой частоты	50		2 t_{CLCL} - 117		нс
t_{XHDX}	Удержание входных данных после увеличения частоты	00				нс
t_{XHDV}	Удержание края тактовой частоты для ввода данных Допустимо		700		10 t_{CLCL} - 133	нс

Сигналы синхронизации в режиме сдвигового регистра



Сигналы тестирования входного/выходного сигнала переменного тока⁽¹⁾ Плавающие формы сигналов⁽¹⁾




Примечания: 1. Входы переменного тока во время тестирования питаются от напряжения $V_{0.5V}$ для логического 1 и 0,45 В для логического 0. Временные измерения производятся через $V_{in\min}$ для логических 1 и $V_{in\max}$ для логического значения 0.

Примечания: 1. Для целей синхронизации вывод порта больше не является плавающим при изменении напряжения нагрузки на 100 мВ. При изменении напряжения нагрузки на 100 мВ, вывод порта начинает всплывать при изменении уровня напряжения на 100 мВ_{OH/OL}.


AT89S53

TYPICAL ICC (ACTIVE) at 25°C




AT89S53

TYPICAL ICC vs. VOLTAGE - POWER DOWN (85°C)



AT89S53

TYPICAL ICC (IDLE) at 25°C



Примечания: 1. XTAL1 привязан к GND для ввода-вывода _{cc} (отключение питания)
2. Запрограммированы биты блокировки

Информация для заказа

Частота (МГц)	Источник питания	Код для заказа	Упаковка	Рабочий диапазон
24	От 4,0 В до 6,0 В	AT89S53-24AC AT89S53-24JC AT89S53-24PC	44A 44J 40P6 44A	Коммерческая (от 0° С до 70 ° С) °
	От 4,0 В до 6,0 В	AT89S53-24AI AT89S53-24JI AT89S53-24PI	44J 40P6 44A	Промышленный °С до 85 °С) (-40
33	От 4,5 В до 5,5 В	AT89S53-33AC AT89S53-33JC AT89S53-33PC	44J 40P6	Коммерческая (от 0° С до 70 ° С) °

= Предварительная информация

Тип упаковки	
44A	44-свинцовый тонкий пластиковый пакет типа "Крыло чайки" Quad Flatpack (TOFP)
44J	44-свинцовый пластиковый J-образный держатель для микросхем (PLCC)
40P6	40-свинцовый пластиковый двухрядный пакет шириной 0,600 дюйма (PDIP)





Штаб-квартира Atmel

Корпоративная штаб-квартира

Орчард Паркуэй, 2325
Сан-Хосе, Калифорния 95131
ТЕЛ. (408) 441-0311
ФАКС (408) 487-2600

Европа

Atmel Великобритания, ООО.
Бизнес-центр Coliseum
Riverside Way Кэмберли,
Суррей GU15 3YL
Англия ТЕЛ. (44)
1276-686-677 ФАКС
(44) 1276-686-697

Азия

Atmel Asia, Ltd. Комната
1219 Chinachem
Golden Plaza Модри-роуд,
77, Цимхауи,
Восточный Коулун,
Гонконг ТЕЛ. (852)
2721-9778 ФАКС
(852) 2722-1369

Япония

Atmel Japan K.K. 9F,
Тонэцу Синкава, корп.
1-24-8 Синкава
Тюо-ку, Токио 104-0033,
Япония ТЕЛ. (81)
3-3523-3551 ФАКС
(81) 3-3523-7581

Операции Atmel

Atmel Colorado Springs

1150 Е. Горный бульвар
Шайенн. Колорадо-Спрингс, Колорадо
80906 ТЕЛ. (719) 576-3300
ФАКС (719) 540-1759

Атмель Руссе

Зона Индустриализации
13106 Руссе Седекс
Франция ТЕЛ. (33) 4-4253-6000
ФАКС
(33) 4-4253-6001

Отправка факса по

запросу Северная

Америка: 1-(800) 292-8635

Международный:

1-(408) 441-0732

Электронная почта

literature@atmel.com

Веб-сайт

http://www.atmel.com

BBS

1-(408) 436-4309

© Корпорация "Атмел", 2000.

Компания Atmel ко Р rogati на не предоставляет никаких гарантий на его использование это продукта с другими Т Хань явно достигнут за продолжение в компании
"S стандартный войны- не принимает, который представлен в компании Atmel условиях находится на сайте компании. Компания не несет никакой ответственности
за любые ошибки, которые могут появиться в ее документе, оставляет за собой право изменять устройства или характеристики, описанные здесь,
в любое время без предварительного уведомления и не берет на себя никаких обязательств по обновлению содержащейся в нем информации. Нет лицензии
на патенты или другие интеллекта вау проп- РП тая от компании Atmel является грант. Эд компанией в связи с продажей компании Atmel товаров, прямо или
косвенно. Продукты Atmel не разрешены для использования в качестве критически важных компонентов в устройствах или системах жизнеобеспечения.

Карты, содержащие и / или зарегистрированные в качестве товарных знаков корпорации Atmel.

Термины и названия продуктов в этом документе могут быть товарными знаками других лиц.



Напечатаны на переработанной бумаге.

0787D-06/00/xM